„Intel“ „Ponte Vecchio“ ir „AMD Zen 3“ rodo pažangios puslaidininkių pakavimo technologijos pažadą

„Intel“ ir AMD šią savaitę tarptautinėje kietojo kūno grandinių konferencijoje aptarė kai kuriuos pažangiausius savo lustų dizainus ir pabrėžė pažangios pakuotės vaidmenį būsimuose aukščiausios klasės lustų gaminiuose. Abiem atvejais įspūdingos naujos našumo galimybės atsiranda dėl modulinių metodų, kurie sujungia statybinius blokus, pagamintus skirtingose ​​gamyklose naudojant skirtingus gamybos procesus. Tai iliustruoja didžiulį lustų pakavimo potencialą puslaidininkių naujovių ateityje.

„Intel“ tikslinė „Ponte Vecchio“ rinka yra didelio našumo modulis, kuris turi būti integruotas į dideles duomenų centrų sistemas. Tai yra grafikos apdorojimo blokas (GPU), skirtas dirbtinio intelekto, mašininio mokymosi ir kompiuterinės grafikos programoms. Jis pavadintas po viduramžių akmeninio tilto, jungiančio Piazza della Signoria vienoje Arno upės pusėje Florencijoje, Italijoje, su Pallazzo Pitti kitoje pusėje. Vienas iš svarbiausių dizaino akcentų yra tai, kaip jis sujungia daugybę specializuotų mikroschemų – integrinių grandynų blokų, kurie skirti sujungti, kad būtų sudarytos visos sistemos.

„Ponte Vecchio“ naudoja aštuonias „plyteles“, pagamintas pagal Taiwan Semiconductor Manufacturing Company (TSMC) pažangiausią 5 nm procesą. Kiekvienoje plytelėje yra aštuoni „X^e“ branduoliai, o kiekvienas iš aštuonių branduolių savo ruožtu turi aštuonis vektorinius ir aštuonis specializuotus matricinius variklius. Plytelės dedamos ant „pagrindinės plytelės“, kuri sujungia jas su atmintimi ir išoriniu pasauliu milžinišku jungiklio audiniu. Ši pagrindinė plytelė yra pagaminta naudojant bendrovės „Intel 7“ procesą, kuris yra naujas bendrovės patobulinto 10 nm „SuperFin“ gamybos proceso pavadinimas. Taip pat yra didelio našumo atminties sistema, vadinama „RAMBO“, kuri reiškia „Random Access Memory, Bandwidth Optimized“, kuri buvo sukurta ant pagrindinės plytelės naudojant „Intel 7 Foveros“ sujungimo technologiją. Taip pat yra daug kitų statybinių blokų.

Ponte Vecchio dizainas yra nevienalytės integracijos atvejo tyrimas – sujungiamos 63 skirtingos plytelės (47 atlieka skaičiavimo funkcijas ir 16 – šilumos valdymui) su iš viso daugiau nei 100 milijardų tranzistorių vienoje pakuotėje, kuri yra 77.5 x 62.5 mm (apytiksliai 3 x). 2.5 colio). Tai buvo ne taip seniai, kai tiek daug skaičiavimo galios užpildė sandėlį ir reikėjo prisijungti prie elektros tinklo. Tokio dizaino inžinerinių iššūkių yra daug:

Visų dalių sujungimas. Dizaineriams reikia būdo perkelti signalus tarp visų skirtingų lustų. Seniau tai darydavo laidais ar pėdsakais ant spausdintinių plokščių, o lustai būdavo tvirtinami juos lituojant ant plokščių. Bet tai jau seniai baigėsi, nes signalų skaičius ir greitis didėja. Jei viską sudėsite į vieną lustą, galėsite juos sujungti metaliniais pėdsakais gamybos proceso gale. Jei norite naudoti kelis lustus, tai reiškia, kad jums reikia daug jungiamųjų kaiščių ir norite, kad sujungimo atstumai būtų trumpi. „Intel“ tai palaiko dvi technologijas. Pirmasis yra „įterptasis kelių štampų sujungimo tiltas“ (EMIB), pagamintas iš nedidelio silicio gabalėlio, kuris vienu metu gali užtikrinti šimtus ar tūkstančius jungčių, o antrasis yra jo „Foveros“ krovimo staklėmis technologija. naudojamas savo Lakefield mobiliajame procesoriuje.

Įsitikinkite, kad visos dalys yra sinchronizuotos. Sujungę daug skirtingų dalių, turite užtikrinti, kad visos dalys galėtų kalbėti viena su kita sinchroniškai. Tai paprastai reiškia laiko signalo, žinomo kaip laikrodis, paskirstymą, kad visi lustai veiktų vienodai. Pasirodo, tai nėra nereikšminga, nes signalai būna iškreipti, o aplinka yra labai triukšminga, o aplink sklinda daug signalų. Pavyzdžiui, kiekvienoje skaičiavimo plytelėje yra daugiau nei 7,000 jungčių 40 kvadratinių milimetrų erdvėje, todėl reikia daug ką sinchronizuoti.

Šilumos valdymas. Kiekviena modulinė plytelė reikalauja daug galios, o tolygiai ją tiekti visame paviršiuje pašalinant susidariusią šilumą yra didžiulis iššūkis. Atminties lustai jau kurį laiką buvo sukrauti, tačiau generuojama šiluma pasiskirsto gana tolygiai. Procesoriaus lustai ar plytelės gali turėti karštų taškų, priklausomai nuo to, kaip intensyviai jie naudojami, o valdyti šilumą 3D lustų krūvoje nėra lengva. „Intel“ naudojo metalizavimo procesą užpakalinėms lustų sienoms ir integravo juos su šilumos skirstytuvais, kad būtų galima apdoroti numatomą 600 vatų galią, pagamintą iš Ponte Vecchio sistemos.

Pradiniai laboratoriniai rezultatai, apie kuriuos pranešė „Intel“, apėmė >45 „Teraflops“ našumą. „Argonne National Laboratories“ statomas superkompiuteris „Aurora“ naudos daugiau nei 54,000 18,000 „Ponte Vecchio“ ir daugiau nei 2 1,000 naujos kartos „Xeon“ procesorių. „Aurora“ turi daugiau nei 1990 „Exaflop“ našumą, o tai yra 100 kartų daugiau nei „Teraflop“ aparatas. Dešimtojo dešimtmečio viduryje, kai dirbau superkompiuterių versle, vienas „Teraflop“ aparatas buvo XNUMX mln. USD vertės mokslo projektas.

AMD Zen 3

AMD kalbėjo apie savo Zen 3 antrosios kartos mikroprocesoriaus šerdį, sukurtą remiantis TSMC 7 nm procesu. Šis mikroprocesoriaus branduolys buvo sukurtas naudoti visuose AMD rinkos segmentuose – nuo ​​mažos galios mobiliųjų įrenginių, stalinių kompiuterių ir iki pat galingiausių duomenų centro serverių. Pagrindinis šios strategijos principas buvo supakuoti Zen 3 branduolį su palaikymo funkcijomis kaip „pagrindinį kompleksą“ viename mikroschema, kuri tarnavo kaip moduliniai blokai, panašiai kaip „Intel“ plytelės. Taigi jie galėtų supakuoti aštuonias mikroschemas, skirtas didelio našumo staliniam kompiuteriui ar serveriui, arba keturias mikroschemas vertės sistemai, pavyzdžiui, pigią namų sistemą, kurią galėčiau nusipirkti. AMD taip pat sukrauna lustus vertikaliai, naudodama vadinamuosius per silicio jungtis (TSV), tai būdas sujungti kelis lustus, esančius vienas ant kito. Jis taip pat galėtų sujungti nuo dviejų iki aštuonių šių mikroschemų su serverio antgaliu, pagamintu GlobalFoundries 12 nm procesu, kad būtų galima sukurti 3^rd kartos EPYC serverio lustai.

Puiki galimybė, kurią pabrėžia „Ponte Vecchio“ ir „Zen 3“, yra galimybė maišyti ir suderinti lustus, pagamintus naudojant skirtingus procesus. „Intel“ atveju tai apėmė dalis, pagamintas tiek savarankiškai, tiek pažangiausiais TSMC procesais. AMD galėtų sujungti TSMC ir GlobalFoundries dalis. Didelis mažesnių lustų ar plytelių sujungimo, o ne vienos didelės lusto sukūrimo, pranašumas yra tas, kad mažesnių lustų gamybos išeiga bus didesnė, todėl jos bus pigesnės. Taip pat galite maišyti naujus čipsus su senesniais, patikrintais, kurie, jūsų žinioje, yra geri arba pagaminti pigesniu būdu.

Tiek AMD, tiek „Intel“ dizainai yra techniniai tours de force. Be jokios abejonės, jie reiškia daug sunkaus darbo ir mokymosi bei didžiulių išteklių investicijų. Tačiau lygiai taip pat, kaip septintajame dešimtmetyje IBM pristatė modulines posistemes savo pagrindiniame kompiuteryje System/360, o asmeniniai kompiuteriai tapo moduliniais devintajame dešimtmetyje, modulinis silicio mikrosistemų skaidymas, kaip pavyzdys yra šie du modeliai ir įgalintas pažangios lustų pakuotės, pranašauja reikšmingą technologijos pokytį. Žinoma, daugelis čia pateiktų galimybių vis dar yra nepasiekiamos daugeliui pradedančiųjų įmonių, tačiau galime įsivaizduoti, kad kai technologija taps labiau prieinama, ji išlaisvins mišrių naujovių bangą.